5nm缓存新技术——STT-MRAM

2019-01-14来源: SIMIT战略研究室关键字:STT-MRAM

2018年5月29日,IMEC宣布制造了全球最小的SRAM芯片,面积缩小了24%,可适用于未来的5nm工艺。这是今年以来在5nm节点上缓存的最先进技术。

 

需要指出的是,本设计设计虽然适用于5-nm SRAM,但不适合逻辑单元,因为该SRAM需要3个晶体管,才能提供单个FinFET的性能,显然面积比较大且能耗较高。

 

image.png

图1、IMEC通过形成栅极制造SGT SRAM单元

 

随着制程迈向5nm甚至3nm,半导体工艺复杂性剧增导致高密度SRAM在先进技术节点处的缩小变得更为有限。为减少面积和能耗,STT-MRAM已成为替代基于SRAM的最后一级高速缓存存储器的有希望的候选者。STT-MRAM器件的核心元件是磁隧道结,其中薄介电层夹在磁固定层和磁自由层之间。通过利用注入磁隧道结的电流切换自由磁层的磁化来执行存储单元的写入。

 

2018年12月3日,2018年IEEE国际电子器件会议(IEDM)上Imec展示了在5nm技术节点上引入STT-MRAM作为最后一级缓存的可行性。

 

Imec在会议上展示了在5nm节点上SRAM和STT-MRAM之间功率性能的比较。该分析基于设计技术协同优化和硅验证模型,结果显示STT-MRAM满足高性能计算领域对5nm缓存存储器的性能要求。

 

与合作伙伴如GlobalFoundries、华为、美光、高通、索尼半导体解决方案、台积电和西部数据合作,Imec通过两步骤分析5nm技术节点上为高性能计算领域引入STT-MRAM的可行性。

 

在第一步中,执行设计技术协同优化(DTCO)以定义5nm节点处的STT-MRAM单元的要求和规范。 Imec确认高性能2 *垂直平面(CPP)STT-MRAM位单元(MRAM间距是45nm接触栅极间距(CPP)的两倍)是5nm最后级缓存的首选解决方案,采用193浸入式单图案光刻技术,降低了技术成本。 DTCO还揭示了实现磁隧道结的高开关速度所需的电流密度的要求。对于3.8至5.4mA / cm2的目标电流密度,需要3.1至4.7Ωμm2的电阻面积。

 

image.png

图2、SRAM和STT-MRAM能量曲线比较

 

在第二步中,在300mm Si晶片上制造高性能STT-MRAM单元,并通过实验测量磁隧道结的特性。然后将这些Si验证数据用于5nm节点处的高性能计算域的SRAM和STT-MRAM在最后一级高速缓存设计的模型中进行比较。在本步骤中,IMEC对经过硅验证的pMTJ紧凑模型进行了设计分析,该模型与5nm节点兼容,对于读写操作,pMTJ的标称访问延迟分别小于2。5ns且小于7。1ns。分析表明,STT-MRAM满足高性能计算中一级到三级缓存的众多要求,并且为读写访问提供了超过SRAM的显着能量增益。并且,STT-MRAM单元面积仅为SRAM的43。3%。

 

Imec指出:DTCO和Si验证模型首次让我们得出结论,MRAM与SRAM(即分别用于读写操作时超过0。4MB和5MB密度)相比,在高密度存储器上应用STT-MRAM能效更高,并且STT-MRAM的延迟足以满足高性能计算领域中最后一级缓存的要求,在100MHz时钟频率下运行。

 

对于大密度存储器,STT-MRAM相对于SRAM有显着的能量增益。无论读写不对称与否和在哪个应用领域,在5nm节点低于12M字节的高速缓存容量,STT-MRAM可行性更高、显得更胜一筹。

 


关键字:STT-MRAM

编辑:muyan 引用地址:http://news.pyfle.com/qrs/2019/ic-news011452650.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Bigtera全闪存SDS新品VirtualStor™ Extreme亮相2019 CES
下一篇:SSD主控市场刮起中国风,忆芯Star1000P发布

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

STT-MRAM机遇与挑战并存

同时,MRAM已经开始受到了其他厂商的关注,英飞凌、台积电、东芝、瑞萨等等企业也开始了MRAM方面的研究。MRAM技术也得以向第二代发展,目前,主流的研究主要是TAS-MRAM和STT-MRAM。其中之一,第二代MRAM器件使用自旋极化电流来切换电子自旋,也就是STT-MRAM。2005年,瑞萨科技与Grandis合作开发了65nm的STT-MRAM。与MRAM相比,STT-MRAM器件更快,更高效且更容易缩小。与传统内存技术相比,STT-MRAM器件不仅能兼顾MRAM的性能,还能够满足低电流的同时并降低成本。基于以上优势,STT-MRAM被视为是可以挑战DRAM和SRAM的高性能存储器,并有可能成为领先的存储技术。尤其是在40nm
发表于 2019-03-27
STT-MRAM机遇与挑战并存

下一代储存技术盘点:四种技术潜力最大

随着移动设备、物联网应用的兴起,对于节能的数据储存与内存技术需求日益增加。 目前的内存技术以DRAM与NAND闪存为主流,但DRAM的读写速度快无法长时间储存数据;NAND Flash能保存数据, 但读写速度不佳。同时兼具运算、储存能力的下世代内存,如磁阻式内存(MRAM)、电阻式内存(RRAM)、3D XPoint技术与高潜力的自旋电子磁性内存(STT-MRAM)等,就成为下世代内存技术的新宠儿。MRAM的技术在学理上访问速度将超越DRAM达到接近SRAM,且断电后数据不流失,早期由Everspin公司开发,被视为下世代内存技术的重要的竞争者。 2017年是MRAM技术爆发的一年,当年在日本举办的大规模集成电路技术日本举办
发表于 2018-06-19

使嵌入式 STT MRAM 磁隧道结阵列的加工成为可能

作者 Mahendra Pakala 半导体产业正在迎来下一代存储器技术的新纪元,几大主要变化趋势正在成形。这其中包括磁性随机存储器  (MRAM) 的出现。我将在几篇相关文章中介绍推动MRAM 得以采用的背景,重点说明初始阶段面临的一些挑战,并探讨实现 STT MRAM 商业可行性的进展。 应用材料公司为实现 STT MRAM 的制造提供了多项重要创新,包括基于Endura® 平台上的PVD创新以及特别的蚀刻技术。利用这些新技术并借助梅丹技术中心的设施来加工并测试器件阵列,我们验证了 STT MRAM 的性能和可扩展性。 如今,除了逻辑元件和其他专用电路元件外,典型的微控制器
发表于 2018-05-24
使嵌入式 STT MRAM 磁隧道结阵列的加工成为可能

我国成功研制80纳米“万能存储器”核心器件

想必大家都曾经遭遇过电脑突然断电,因数据未及时保存后悔不已;或是因为手机待机时间太短而莫名焦虑……这些尴尬有望避免。记者日前获悉,北京航空航天大学电子信息工程学院教授赵巍胜与中科院微电子所集成电路先导工艺研发中心研究员赵超联合团队经过三年攻关,成功制备国内首个80纳米自旋转移矩-磁随机存储器器件(STT-MRAM),此项技术应用后,电脑死机也会保留所有数据,手机待机时间也有望大幅提高。 存储器是电子系统的重要组成部分。目前绝大多数电子系统均采用寄存、主存加硬盘的存储体系结构。与之相对应,静态随机存储器(SRAM)、动态随机存储器(DRAM)、闪存(Flash)或硬盘(HDD)成为实现这三种存储体系的传统存储技术。一台
发表于 2017-05-23

小广播

何立民专栏

单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 pyfle.com, Inc. All rights reserved
快乐赛车是哪个国家的 快乐赛车微信群 贵州快3计划 快乐赛车5码计划 PK10哪个平台赔率高 欧洲快乐赛车计划 贵州快3走势 山东十一运夺金开奖结果 快乐飞艇怎样注册 快乐赛车开奖有什么规律