美国研制出亚麻纤维制成的晶体管

2019-08-26来源: 中国科技网关键字:晶体管

美国塔夫茨大学官网近日发布公告称,该校研究人员开发出一种由亚麻纤维制成的晶体管,利用这些晶体管制成的全柔性电子器件可编织成织物佩戴在皮肤上,甚至(理论上)可通过外科手术植入体内进行诊断监测。相关成果发表于《美国化学会—应用材料与界面》杂志。



研究人员表示,新设计的晶体管可制成简单的、基于纤维的逻辑电路和集成电路。这些电路将取代目前众多柔性电子器件中最后剩余的刚性组件,与基于纤维的传感器结合使用,可创建出全柔性多路复用设备。这种全柔性电子器件可实现适应不同形状的各种应用,并允许自由移动而不影响功能。


目前大多数柔性电子器件通过将金属和半导体图案化为可弯曲的“波浪”结构或使用导电聚合物等自柔性材料来实现灵活性,以与嵌入它们的生物组织(皮肤、心脏甚至脑组织)相适应。

实验中,研究人员利用基于纤维的晶体管创建了一个简单的小型集成电路,并将其连接到基于纤维的传感器阵列,监测了多个部位的钠和铵离子(心血管健康、肝脏和肾脏功能的重要生物标志物)浓度变化。

本研究中的一项重要创新是使用注入电解质的凝胶作为纤维周围的材料并连接到栅极线。凝胶由二氧化硅纳米粒子组成,其可自组装成网络结构。电解质凝胶可通过浸渍涂布或快速擦拭轻松地沉积在纤维上。与用作经典晶体管中栅极材料的固态氧化物或聚合物相比,电解质凝胶在拉伸或弯曲下具有弹性。

研究人员表示,与基于聚合物和其他柔性材料的电子产品相比,基于纤维的电子产品具有出色的灵活性、材料多样性以及无需洁净室即可生产的能力。未来,基于纤维的电子诊断器件可做到非常薄、柔软和柔韧,足以与其测量的生物组织无缝集成,从而使病人几乎注意不到。


关键字:晶体管

编辑:muyan 引用地址:http://news.pyfle.com/manufacture/ic472487.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:特朗普宣布对5500亿美元中国进口商品加征关税
下一篇:群雄争霸,IAIC信息安全专项赛暨高峰论坛海宁亮剑

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

350亿个晶体管、900万个系统逻辑单元,赛灵思最大FPGA出炉

领先的FPGA供应商Xilinx宣布,推出全球容量最大的FPGA产品——Virtex UltraScale+ VU19P。据介绍,这个使用台积电16nm工艺打造的FPGA拥有350亿个晶体管、900万个系统逻辑单元、每秒高达1.5 Terabit的DDR4存储器带宽、每秒高达f 4.5 Terabit的收发器带宽和过2,000个用户I/O。这个有史以来单颗芯片拥有最高逻辑密度和最大I/O数量的FPGA能够为未来最先进ASIC和SoC技术的模拟与原型设计提供支持;同时,也将广泛支持测试测量、计算、网络、航空航天和国防等相关应用。尤其是在对人工智能 (AI)、机器学习 (ML)、视频处理和传感器融合等领域的领先算法
发表于 2019-08-22
350亿个晶体管、900万个系统逻辑单元,赛灵思最大FPGA出炉

美初创公司推出史上最大AI计算芯片有1.2万亿个晶体管!

据BBC新闻报道,当地时间 8 月 19 日,美国加州 AI初创公司 Cerebras Systems 宣布推出世界上最大的芯片,这款名为“The Cerebras Wafer Scale Engine”的芯片(下文称 WSE)拥有 1.2 万亿个晶体管,但只比标准的iPad稍大一点。据该公司数据资料显示,这个 42,225 平方毫米的WSE芯片有着400,000 个核,比英伟达最大的 GPU 还要大 56.7 倍,这些核心通过一个细粒度、全硬件的片内网状连接的通信网络连接在一起,提供每秒 100 PB 的总带宽。同时其速度大约英伟达家的 3000 倍,存储带宽更是多达 1000 倍。值得一提的是,现在大多数芯片是在 12 英寸
发表于 2019-08-21
美初创公司推出史上最大AI计算芯片有1.2万亿个晶体管!

台积电:摩尔定律还活着,晶体管密度还可更进一步

翻译自——tomshardware 摘要:摩尔定律的核心理念是提高晶体管的密度,现在我们通过并行化或者改进封装来实现。 台积电表示,尽管最近的时代思潮与摩尔定律相反,但摩尔定律依然存在。台积电还展示了一个巨大的2500平方米的硅中介层,包括8个HBM内存芯片和两个大处理器。本文讲述了台积电如何利用多层堆叠的方法来提高芯片性能。 台积电新任全球营销主管Godfrey Cheng在博客中写道:摩尔定律与性能无关,而是与晶体管密度有关。传统的方法,虽然性能是通过提高时钟速度和体系结构来提高的,但今天是通过硅架构创新和计算工作负载的线程化或并行化达到高性能目的,因此这需要增加芯片大小。这就说明了晶体管
发表于 2019-08-21
台积电:摩尔定律还活着,晶体管密度还可更进一步

氮化镓(GaN)功率晶体管需要匹配合适的门极驱动器

节能举措,如企业服务器和云数据中心电源的“80+ Titianium”,以及外部电源适配器的欧盟行为准则(CoC) Tier 2,正使电源设计人员转而选择GaN开关技术,以实现更高能效的设计。由于GaN并不是现有硅技术的直接替代品,为了获得最大的优势,驱动器和布板必须与新技术相匹配。对比GaN和硅开关GaN是高速器件,因其电容很低,且可在没有反向恢复电荷的情况下反向导电(第三象限),这在硬开关应用中是个真正的优势。因此,损耗较低,但也有一些缺点。一是器件没有雪崩电压额定值,门极驱动相当关键,绝对最大额定电压典型值仅为+/-10V,而Si器件为+/-20V。另外,增强型(E-mode)GaN通常是关断的器件,其1.5V左右的门极导通阈
发表于 2019-08-20
氮化镓(GaN)功率晶体管需要匹配合适的门极驱动器

3nm以后的晶体管应该是什么样?

现代微处理器是世界上最复杂的系统之一,但其核心是一个非常简单的,那就是我们认为非常美丽的装置——晶体管。今天在微处理器中有数十亿个晶体管,它们几乎完全相同。因此,提高这些晶体管的性能和密度是持续制造高性能微处理器最简单的方法,它们所支持的计算器也能更好地工作。即使现在它已经(几乎)结束了,但这就是摩尔定律背后的前提。正如前面所说,发展到今天,为微处理器制造更小、更好的晶体管变得越来越困难,且价格也越来越昂贵了。现在只有英特尔,三星和台积电这三家公司才能在继续往更小节点推进。他们目前都在制造相当于所谓的7纳米节点的集成电路。但这个冠上了摩尔定律早期遗迹的名称不再具有明确的物理意义,但它反映了集成电路上的特征和器件小型化的程度。7纳米
发表于 2019-08-02
3nm以后的晶体管应该是什么样?

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 pyfle.com, Inc. All rights reserved
快乐飞艇如何看走势 快乐飞艇哪里开的 海南4+1 快乐赛车是哪个国家的 快乐赛车投注规律 快乐赛车5码计划 快乐赛车5码计划 快乐飞艇人工计划 快乐飞艇怎么样倍投 快乐飞艇官网